半導体装置およびその作製方法

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2000-389093
公開番号（公開出願番号）：特開2002-189427
出願日： 2000年12月21日
公開日（公表日）： 2002年07月05日
要約：

【要約】【課題】本発明は、大画面化しても低消費電力を実現した半導体装置の構造およびその作製方法を提供する。【解決手段】本発明は、画素部205のソース配線126の表面をメッキ処理して配線の低抵抗化を図るものである。なお、本発明において、画素部のソース配線126は、駆動回路部のソース配線とは異なる工程で作製する。また、端子部の電極においても同様にメッキ処理して低抵抗化を図る。

請求項（抜粋）：

絶縁表面上に形成された半導体層と、該半導体層上に形成された絶縁膜と、該絶縁膜上に形成されたゲート電極とを含むTFTを備えた半導体装置であって、前記ゲート電極と同じ材料からなる配線を囲んで表面が前記ゲート電極よりも低抵抗な材料膜に覆われたソース配線を有する第1のnチャネル型TFTを備えた画素部と、第2のnチャネル型TFTとpチャネル型TFTからなる回路とを備えた駆動回路と、前記ゲート電極と同じ材料からなる配線を囲んで表面が前記ゲート電極よりも低抵抗な材料膜に覆われた端子部と、を有することを特徴とする半導体装置。

IPC (13件)：

G09F 9/30 330 , G09F 9/30 , G09F 9/30 338 , G02F 1/1368 , H01L 21/20 , H01L 21/28 , H01L 21/288 , H01L 21/3213 , H01L 21/3205 , H01L 21/8238 , H01L 27/092 , H01L 27/08 331 , H01L 29/786

FI (15件)：

G09F 9/30 330 Z , G09F 9/30 Z , G09F 9/30 338 , G02F 1/1368 , H01L 21/20 , H01L 21/28 F , H01L 21/288 E , H01L 27/08 331 E , H01L 21/88 D , H01L 21/88 F , H01L 21/88 E , H01L 21/88 Z , H01L 27/08 321 F , H01L 27/08 321 D , H01L 29/78 612 C

Fターム (185件)：

2H092GA59 , 2H092JA25 , 2H092JA29 , 2H092JA33 , 2H092JA35 , 2H092JA38 , 2H092JA39 , 2H092JA42 , 2H092JA43 , 2H092JA44 , 2H092JA46 , 2H092JB13 , 2H092JB23 , 2H092JB32 , 2H092JB33 , 2H092JB38 , 2H092JB51 , 2H092JB58 , 2H092JB63 , 2H092JB69 , 2H092KA04 , 2H092MA05 , 2H092MA08 , 2H092MA11 , 2H092MA14 , 2H092MA15 , 2H092MA16 , 2H092MA18 , 2H092MA19 , 2H092MA20 , 2H092MA27 , 2H092MA28 , 2H092MA35 , 2H092MA37 , 2H092MA41 , 2H092NA28 , 2H092PA06 , 4M104AA09 , 4M104BB04 , 4M104BB13 , 4M104BB32 , 4M104CC05 , 4M104DD12 , 4M104DD26 , 4M104DD37 , 4M104DD43 , 4M104DD51 , 4M104DD52 , 4M104DD53 , 4M104DD65 , 4M104DD67 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH16 , 5C094AA14 , 5C094AA22 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094DA14 , 5C094EA04 , 5C094EA07 , 5C094FB12 , 5F033HH04 , 5F033HH08 , 5F033HH11 , 5F033HH14 , 5F033HH17 , 5F033HH18 , 5F033HH19 , 5F033HH20 , 5F033HH21 , 5F033HH32 , 5F033MM05 , 5F033MM08 , 5F033MM19 , 5F033PP06 , 5F033PP15 , 5F033PP26 , 5F033PP27 , 5F033PP28 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ12 , 5F033QQ34 , 5F033QQ35 , 5F033QQ37 , 5F033QQ53 , 5F033QQ58 , 5F033QQ73 , 5F033QQ82 , 5F033RR08 , 5F033RR21 , 5F033SS08 , 5F033SS15 , 5F033VV01 , 5F033VV06 , 5F033VV07 , 5F033VV15 , 5F033XX10 , 5F048AA00 , 5F048AA08 , 5F048AA09 , 5F048AC04 , 5F048BA16 , 5F048BB01 , 5F048BB02 , 5F048BB06 , 5F048BB07 , 5F048BB09 , 5F048BB11 , 5F048BB12 , 5F048BB13 , 5F048BC06 , 5F052AA02 , 5F052AA12 , 5F052BA07 , 5F052BB02 , 5F052BB03 , 5F052BB07 , 5F052DA01 , 5F052DA03 , 5F052DB02 , 5F052DB03 , 5F052DB07 , 5F110AA03 , 5F110AA09 , 5F110BB02 , 5F110BB04 , 5F110CC02 , 5F110CC08 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE09 , 5F110EE23 , 5F110EE28 , 5F110EE44 , 5F110EE45 , 5F110FF04 , 5F110FF09 , 5F110FF28 , 5F110FF30 , 5F110GG01 , 5F110GG02 , 5F110GG13 , 5F110GG25 , 5F110GG43 , 5F110GG45 , 5F110GG47 , 5F110HJ01 , 5F110HJ04 , 5F110HJ12 , 5F110HJ13 , 5F110HJ23 , 5F110HL02 , 5F110HL03 , 5F110HL21 , 5F110HM15 , 5F110HM19 , 5F110NN03 , 5F110NN27 , 5F110NN72 , 5F110NN73 , 5F110PP03 , 5F110PP06 , 5F110PP10 , 5F110PP34 , 5F110PP35 , 5F110QQ04 , 5F110QQ11 , 5F110QQ24 , 5F110QQ25 , 5F110QQ28

引用特許：

審査官引用 (8件)

薄膜トランジスタアレイ基板
公報種別：公開公報出願番号：特願平9-125551 出願人：株式会社アドバンスト・ディスプレイ
配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法
公報種別：公開公報出願番号：特願2000-076777 出願人：株式会社半導体エネルギー研究所
薄膜トランジスタマトリクス装置及びその製造方法
公報種別：公開公報出願番号：特願平5-221645 出願人：富士通株式会社

全件表示

前のページに戻る