特許
J-GLOBAL ID：200903099171821306
半導体装置およびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-054724
公開番号（公開出願番号）：特開平7-307442
出願日： 1995年03月14日
公開日（公表日）： 1995年11月21日
要約：
【要約】【目的】 高抵抗ポリシリコンとポリシリコンゲートCMOSトランジスタを構成要素に持つ半導体装置において、低コスト化と低電圧化に有効な半導体装置およびその製造方法を提供する。【構成】 高抵抗ポリシリコンとポリシリコンゲート型CMOSトランジスタを構成要素に持つ半導体装置の製造工程において、ポリシリコンゲートへの不純物の導入はソースおよびドレイン形成時のイオン注入を用いる。【効果】 上記構成をとることによって、マスク枚数で2枚、工程数で30工程削減され低コスト化につながった。また両チャネルとも表面チャネル型となり、動作電圧の低電圧化が可能となった。本発明の製造方法で作製したボルテージ・ディテクターの最低動作電圧は室温で約0.25V、-40°Cでも0.35V以下となった。
請求項（抜粋）：
PMOSトランジスタとNMOSトランジスタと抵抗からなる半導体装置において、前記PMOSトランジスタのゲート電極がP型低抵抗ポリシリコンで、前記NMOSトランジスタのゲート電極がN型低抵抗ポリシリコンで、前記抵抗が高抵抗ポリシリコンであることを特徴とする半導体装置。
IPC (5件)：
H01L 27/04
, H01L 21/822
, H01L 21/265
, H01L 21/8238
, H01L 27/092
H01L 27/04 P
, H01L 21/265 J
, H01L 27/08 321 D
, H01L 27/08 321 F
