特許
J-GLOBAL ID：200903099180128931
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-262454
公開番号（公開出願番号）：特開平9-082804
出願日： 1995年09月14日
公開日（公表日）： 1997年03月28日
要約：
【要約】【課題】 スルーホールを上下に直接接続する積層スルーホールを製造する際に、他のスルーホールとの開口深さを等しくするためにドットパターンを設けているが、その製造に際してフォトレジストや導体膜の剥がれが生じ、製造歩留りが低下される。【解決手段】 積層スルーホールの下側に形成される第1スルーホール4は、その上端部が第1層間絶縁膜よりも突出されてその突部4aの高さが第2層配線5の上面高さと等しく形成されるので、ドットパターンを設けなくとも第2層間絶縁膜7に形成する第2スルーホール9の開口7aの深さを、第2層配線5の存在する箇所と存在しない箇所で等しくできる。これにより、ドットパターンの形成時におけるフォトレジストや導体膜の剥がれの発生が防止でき、信頼性のある製造歩留りの高い半導体装置の製造が可能となる。
請求項（抜粋）：
第1層間絶縁膜に設けた第1スルーホールにより第1層配線と第2層配線を接続し、第2層間絶縁膜に設けた第2スルーホールにより第2層配線と第3層配線を接続し、かつ前記第1スルーホールと第2スルーホールを介して前記第1層配線と第3層配線とを接続した半導体装置において、前記第1スルーホールはその上端部の高さが前記第2層配線の上面高さと等しく形成されることを特徴とする半導体装置。
IPC (2件)：
H01L 21/768
, H01L 21/3205
H01L 21/90 B
, H01L 21/88 B
