特許
J-GLOBAL ID：200903099196762401
パルス信号出力制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
青木 朗 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-084026
公開番号（公開出願番号）：特開平5-288262
出願日： 1992年04月06日
公開日（公表日）： 1993年11月02日
要約：
【要約】【目的】 周期が一定でデューティ値が可変とされるパルス信号を出力するに際し、該デューティ値が0%からそれ以外の値に変化した場合の応答性の向上と、0%以外の値となっているときの正確なデューティ値の確保とを目的とする。【構成】 要求されるデューティ値が0%からそれ以外の値に変化したときには、該変化が検出された時点から数μs後の時刻がCPU内のコンペアレジスタにセットされ、該時刻においてパルス出力がオンとされる。また該デューティ値が0%以外である間は、今回の立上りおよび立下り時刻を基準にして、それぞれ次回の立下りおよび立下り時刻が該コンペアレジスタにセットされる。
請求項（抜粋）：
一定周期でそのデューティ値が可変とされるパルス信号を出力するパルス信号出力制御装置であって、要求されるデューティ値が0%からそれ以外の値に変化したとき、該要求されるデューティ値の変化が検出された時刻を基準にして、該パルス信号を立ち上げる手段をそなえることを特徴とする、パルス信号出力制御装置。
IPC (5件)：
F16H 61/00
, F02M 69/32
, F02D 41/20 315
, F02D 45/00 378
, F16H 9/00
