特許
J-GLOBAL ID：200903099198373682
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-115579
公開番号（公開出願番号）：特開平5-315573
出願日： 1992年05月08日
公開日（公表日）： 1993年11月26日
要約：
【要約】【構成】 半導体基板上に不純物拡散領域、トランジスタ、ビット線、ワード線が配設され、一方の前記不純物拡散領域と接続された蓄積ノード電極を有するセルと、一方の前記不純物拡散領域と接続された蓄積ノード電極上に絶縁膜を介してプレート電極が形成されたセルを混在してなるMROM領域と半導体基板上に不純物拡散領域、トランジスタ、ビット線、ワード線が配設され、一方の前記不純物拡散領域と接続された蓄積ノード電極上に絶縁膜を介してプレート電極が配設されたセルのみからなるDRAM領域とが同一チップ上に形成された半導体記憶装置。【効果】 マスク段階の選択で、その領域をMROM領域にするかDRAM領域にするかを決定することができる。
請求項（抜粋）：
半導体基板上に不純物拡散領域、トランジスタ、ビット線、ワード線が配設され、一方の前記不純物拡散領域と接続された蓄積ノード電極を有するセルと、一方の前記不純物拡散領域と接続された蓄積ノード電極上に絶縁膜を介してプレート電極が形成されたセルを混在してなるMROM領域と半導体基板上に不純物拡散領域、トランジスタ、ビット線、ワード線が配設され、一方の前記不純物拡散領域と接続された蓄積ノード電極上に絶縁膜を介してプレート電極が配設されたセルのみからなるDRAM領域とが同一チップ上に形成されたことを特徴とする半導体記憶装置。
IPC (2件)：
H01L 27/112
, H01L 27/10 471
