特許
J-GLOBAL ID：200903099220971203
電気的に書込みおよび消去可能な半導体記憶装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-280089
公開番号（公開出願番号）：特開平5-121749
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 選択したメモリセルに書込みを行なう際に非選択のメモリセルに蓄えられたデータが破壊されることを防止する。【構成】 第1導電型の半導体基板1の主表面には、第1と第2の第2導電型不純物領域8a、10aが形成され、これらの間にはチャネル領域が形成されている。チャネル領域上には第1の誘電体膜3が形成されており、この第1の誘電体膜3上には電荷蓄積電極4が形成されている。この電荷蓄積電極4上には、第2の誘電体膜5を介して制御電極6が形成されている。そして、電荷蓄積電極4の端縁直下における第1の誘電体膜3の膜厚は、第1の不純物領域8a側よりも第2の不純物領域10a側で厚くなっている。
請求項（抜粋）：
主表面を有する第1導電型の半導体基板と、前記半導体基板の主表面に所定のチャネル領域を規定するように間隔を隔てて形成された第1と第2の第2導電型の不純物領域と、前記チャネル領域の上に形成された第1の誘電体膜と、前記チャネル領域の上に前記第1の誘電体膜を介在して形成された電荷蓄積電極層と、前記電荷蓄積電極層の上に第2の誘電体膜を介在して形成された制御電極層とを備え、前記電荷蓄積電極層の端縁直下における前記第1の誘電体膜の膜厚は、前記第1の不純物領域側よりも前記第2の不純物領域側で厚くなっている、電気的に書込みおよび消去可能な半導体記憶装置。
IPC (2件)：
H01L 29/788
, H01L 29/792
