ディレイ調整回路

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：恩田博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-167879
公開番号（公開出願番号）：特開平6-013857
出願日： 1992年06月25日
公開日（公表日）： 1994年01月21日
要約：

【要約】【目的】本発明は回路レイアウトを容易に行うことを可能とするとともに出力信号のジッターを防止しながら高周波特性を向上させ、かつ微細な遅延時間を調整し得るディレイ調整回路を提供することを目的とする。【構成】入力信号INが複数のAND回路5の一方の入力端子に並列に入力され、AND回路5の他方の入力端子にはデコーダ1の複数ビットのデジタル信号B0〜Bnがそれぞれ入力され、デコーダ1は入力制御信号に基づいていずれか一つのビットでHレベルが出力される構成とし、AND回路5の出力信号は直列に接続した複数のOR回路6にそれぞれ入力される。

請求項（抜粋）：

入力信号(IN)を複数のAND回路(5)の一方の入力端子に並列に入力し、前記AND回路(5)の他方の入力端子にはデコーダ(1)の複数ビットのデジタル信号(B0〜Bn)をそれぞれ入力し、前記デコーダ(1)は入力制御信号に基づいていずれか一つのビットでHレベルを出力する構成とし、前記AND回路(5)の出力信号は直列に接続した複数のOR回路(6)にそれぞれ入力したことを特徴とするディレイ調整回路。

前のページに戻る