特許

J-GLOBAL ID：200903099256131562

トレースシステム

発明者： 吉田 隆義 ,  和宇慶 康
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 前田 実
公報種別：公開公報
出願番号（国際出願番号）：特願平8-130018
公開番号（公開出願番号）：特開平9-311798
出願日： 1996年05月24日
公開日（公表日）： 1997年12月02日
要約：

【要約】【課題】 イベント発生期間の対象データを全てトレースする。【解決手段】 対象データにイベントが発生するとトレースアクション信号がエッジ検出回路19に入力され、トレースアクション信号に基づいて下位カウンタ16と上位カウンタ17が制御される。イベント発生期間から3クロック遅延した期間を基本トレース期間とし、これ以前の期間を予備トレース期間とする。予備トレース期間では、HMAL16のみをカウントアップ動作させ、4個のアドレスデータを巡回出力し、トレースメモリ18の4個の番地に対象データを巡回的に書き込み、最新の4個の対象データが保持されるようにし、基本トレース期間では、最初のCLK期間でHMAL16をリセット、HMAH17をカウントアップ動作させ、その後両カウンタを連結動作させ、順次カウントアップするアドレスデータを出力し、HM18の対応する番地に対象データを順次書き込む。

請求項（抜粋）：

対象装置から基準クロックのクロック期間ごとに出力される対象データが予め設定されている条件を満たすか否かを判定することによりイベントの発生を検出するイベント判定手段と、前記対象データを記憶する記憶手段と、前記イベント判定手段によりイベントの発生が検出されていないときに、前記対象データを前記記憶手段の特定の領域に巡回的に記憶させ、前記イベント判定手段によりイベントの発生が検出されたときに、前記対象データを前記記憶手段の前記特定の領域以外の領域に記憶させる記憶制御手段とを有することを特徴とするトレースシステム。