特許
J-GLOBAL ID：200903099256801274
並列画像処理装置及び並列画像処理方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-290114
公開番号（公開出願番号）：特開2001-109880
出願日： 1999年10月12日
公開日（公表日）： 2001年04月20日
要約：
【要約】【課題】 コーナーターン処理時のオーバーヘッド時間を低減する。【解決手段】 メモリ割付手段14は、キャッシュ情報設定手段13からキャッシュ情報、画像情報設定手段11から画像情報、使用プロセッサ数設定手段12から使用するプラットホーム2内のプロセッサの個数情報をそれぞれ入手し、プロセッサのキャッシュのライトミスとリードミスにかかるオーバーヘッド時間が最小となる処理領域の画像ブロックを算出し、算出された画像ブロック単位でコーナーターン処理を行うプラットホーム2内の共有メモリの対象領域を各プロセッサへ割り付けるよう画像処理プログラム1に指示する。
請求項（抜粋）：
複数のプロセッサと共有メモリを含むプラットホーム上で動作し、画像の行方向と列方向の並びを転置するコーナーターン処理を含む画像の再生処理を実行する画像処理プログラムに上記複数のプロセッサへの上記共有メモリの対象領域の割り付けを指示する並列画像処理装置において、処理対象画像のサイズや各画素のデータサイズ等の画像情報を設定している画像情報設定手段と、画像処理で使用する上記プロセッサの個数情報を設定している使用プロセッサ数設定手段と、上記各プロセッサに搭載されているキャッシュの構成やサイズ等のキャッシュ情報を設定しているキャッシュ情報設定手段と、上記画像情報設定手段に設定されている画像情報、上記使用プロセッサ数設定手段に設定されている上記プロセッサの個数情報、上記キャッシュ情報設定手段に設定されているキャッシュ情報を入手し、キャッシュのライトミスとリードミスにかかるオーバーヘッド時間が最小となる処理領域の画像ブロックを算出し、算出した画像ブロック単位で、上記各プロセッサが上記コーナーターン処理を実行するように上記共有メモリの対象領域を割り付けるメモリ割付手段とを備えたことを特徴とする並列画像処理装置。
IPC (2件)：
FI (2件)：
G06F 15/66 K
, G01S 13/90
5B057CA08
, 5B057CA12
, 5B057CA16
, 5B057CB08
, 5B057CB12
, 5B057CB16
, 5B057CC02
, 5B057CH04
, 5B057CH08
, 5B057CH11
, 5B057CH20
, 5J070AH35
, 5J070AK40
, 5J070AL02
