特許

J-GLOBAL ID：200903099261938920

半導体装置およびその製造方法

発明者： 寺島 克司 ,  加藤 周幸
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-238022
公開番号（公開出願番号）：特開平9-082873
出願日： 1995年09月18日
公開日（公表日）： 1997年03月28日
要約：

【要約】【課題】基板の接続ホール下の半田外部端子を、所定の高さを有して均一に、信頼性良くかつ工程を簡素化して形成することができる半導体装置およびその製造方法を提供する。【解決手段】基板2のスルーホール7に半田棒9を挿入し、基板の裏面32から突出した半田棒の半田突出部16をそのまま外部端子10にする。

請求項（抜粋）：

半導体素子を基板の第1の主面上に搭載し、前記基板の第2の主面から外部端子が突出し、前記基板に配置された導体配線と前記外部端子とが前記基板に設けられたスルーホールもしくはハーフホールの接続ホール内の接続手段を通して電気的に接続されている半導体装置において、前記接続ホール内から連続的に半田棒を前記基板の第2の主面から突出させて前記外部端子を形成し、前記外部端子の先端は、半田溶融後の半球状態となっておらずに前記半田棒を切断した状態となっていることを特徴とする半導体装置。

IPC (2件)：

H01L 23/50 ,  H01L 23/12

FI (2件)：

H01L 23/50 P ,  H01L 23/12 P

引用特許：

審査官引用 (2件)

• 特開昭63-283147
  
• 特開昭63-207076