特許

J-GLOBAL ID：200903099274776457

出力バッファ回路

発明者： 大石 智徳
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-154490
公開番号（公開出願番号）：特開平9-008639
出願日： 1995年06月21日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】 電源-接地間の貫通電流を抑制し、ノイズの発生を低減することのできる出力バッファ回路を提供する。【構成】 並列接続された出力トランジスタ11〜14及び15〜18の各入力端子間に抵抗19〜24を介した回路で、出力トランジスタ11〜14及び15〜18の入力端子にトランジスタ31〜34及び35〜38を接続し、初段の出力トランジスタ11,15の入力端子にトランジスタ39,40を挿入する。この構成により、各出力トランジスタ11〜14,15〜18がスイッチング動作をするとき、遮断状態に切り替わる側の出力トランジスタは、その入力信号は抵抗の影響を受けなくなり、入力信号の遅延が生じず、導通状態に切り替わる側の出力トランジスタよりも速く動作するため、出力トランジスタ11〜14と15〜18との双方が同時に導通状態になることを防ぎ、貫通電流を抑え、ノイズの低減を図ることができる。

請求項（抜粋）：

電流吐き出し用電源と信号出力端子との間に接続した複数の電流吐き出し用出力トランジスタの並列回路と、電流引き込み用電源と前記信号出力端子との間に接続した複数の電流引き込み用出力トランジスタの並列回路と、第1の信号入力端子から前記複数の電流吐き出し用出力トランジスタの各制御端子へ至る経路に設けられ前記第1の信号入力端子から前記複数の電流吐き出し用出力トランジスタの各制御端子へ至る経路の信号伝達時間を異ならせる第1の信号遅延用回路網と、第2の信号入力端子から前記複数の電流引き込み用出力トランジスタの各制御端子へ至る経路に設けられ前記第2の信号入力端子から前記複数の電流引き込み用出力トランジスタの各制御端子へ至る経路の信号伝達時間を異ならせる第2の信号遅延用回路網と、前記第1の信号入力端子と前記第1の信号遅延用回路網の始端との間に挿入されて前記複数の電流吐き出し用出力トランジスタを導通させる極性の入力信号を前記第1の信号遅延用回路網の始端に供給する第1の順次導通制御用トランジスタと、前記第1の信号入力端子と前記複数の電流吐き出し用出力トランジスタの各制御端子との間に挿入されて前記複数の電流吐き出し用出力トランジスタを遮断させる極性の入力信号を前記第1の信号遅延用回路網をバイパスして前記複数の電流吐き出し用出力トランジスタの制御端子に直接供給する第1の同時遮断制御用トランジスタ群と、前記第2の信号入力端子と前記第2の信号遅延用回路網の始端との間に挿入されて前記複数の電流引き込み用出力トランジスタを導通させる極性の入力信号を前記第2の信号遅延用回路網の始端に供給する第2の順次導通制御用トランジスタと、前記第2の信号入力端子と前記複数の電流引き込み用出力トランジスタの制御端子との間に挿入されて前記複数の電流引き込み用出力トランジスタを遮断させる極性の入力信号を前記第2の信号遅延用回路網をバイパスして前記複数の電流引き込み用出力トランジスタの制御端子に直接供給する第2の同時遮断制御用トランジスタ群とを備えた出力バッファ回路。

IPC (5件)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 17/687 ,  H03K 19/003 ,  H03K 19/0944

FI (5件)：

H03K 19/00 101 F ,  H03K 17/16 L ,  H03K 19/003 Z ,  H03K 17/687 F ,  H03K 19/094 A