特許
J-GLOBAL ID：200903099291349627
突入電流防止装置と方法
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-164619
公開番号（公開出願番号）：特開平8-006676
出願日： 1994年06月22日
公開日（公表日）： 1996年01月12日
要約：
【要約】【構成】 複数のCPUボード1およびI/Oボード4にバックプレーンボード2を介して電力を入力するシステムの突入電流防止装置において、複数のCPUボード1とバックプレーンボード2との間に、前記複数のCPUボードのイニシャライズ時間のうち最長のイニシャライズ時間から各CPUのイニシャライズ時間を減じた時間を遅延時間とした複数の遅延回路を搭載した遅延回路ボード5を接続したものである。【効果】 待ち時間を少なくして突入電流を防止できる。
請求項（抜粋）：
複数のCPUボードおよびI/Oボードにバックプレーンボードを介して電力を入力するシステムの突入電流防止装置において、前記複数のCPUボードと前記バックプレーンボードとの間に、前記複数のCPUボードのイニシャライズ時間のうち最長のイニシャライズ時間から各CPUのイニシャライズ時間を減じた時間を遅延時間とした複数の遅延回路を搭載した遅延回路ボードを接続したことを特徴とする突入電流防止装置。
引用特許：
前のページに戻る
