特許
J-GLOBAL ID：200903099370642615
半導体装置及びその製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-340706
公開番号（公開出願番号）：特開平10-189740
出願日： 1996年12月20日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 層間膜や配線の膜厚が厚くなっても、プロセスが簡単で且つ安定なヒューズブロー歩留を得る半導体装置及びその製造方法を提供する。【解決手段】 ヒューズ11の上に第1の層間膜13を堆積し、第1の層間膜13に、ヒューズ11の上に位置する開口部を設け、この開口部内及び第1の層間膜13の上に第1のストッパー層15aを設け、第1のストッパー層15a及び第1の層間膜13の上に第2の層間膜17を設け、第2の層間膜17の上に、ヒューズ11の上方に位置し且つ第1のストッパー層15aをぬきパターンにした窓19aを有する第2のストッパー層19を設け、第2のストッパー層19の上に第3の層間膜21を設け、第3の層間膜21の上にレジスト膜23を設ける。次に、レジスト膜23をマスクとし、第1及び第2のストッパー層15a、19をストッパーとして、第2、第3の層間膜17、21をエッチングする。
請求項（抜粋）：
リペアヒューズの上に第1の層間膜を堆積する工程と、この第1の層間膜に、該リペアヒューズの上に位置する開口部を設ける工程と、この開口部内及び該第1の層間膜の上にストッパー層を設ける工程と、このストッパー層及び該第1の層間膜の上に第2の層間膜を設ける工程と、このストッパー層をストッパーとして、この第2の層間膜をエッチングする工程と、を具備することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/82 F
, H01L 21/90 M
