二重化計算機システム

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-153757
公開番号（公開出願番号）：特開平8-022398
出願日： 1994年07月05日
公開日（公表日）： 1996年01月23日
要約：

【要約】【目的】単純な二重系構成でありながら、片系に障害が発生した場合に、その障害が発生した系を特定して正常な系のみで縮退運転が行えるようにする。【構成】系1a,1bの演算部11a,11bにそれぞれ設けられた順序回路素子110-1〜110-nを端子SI及び端子SOを介して多段に接続する外部スキャンパス111a,111bを設け、比較回路2によりいずれかの系の障害が検出された場合に、演算部11a,11bの順序回路素子110-1〜110-nの内部状態を、退避部121a,121bにより外部スキャンパス111a,111bを介して退避する構成とする。また、この退避後に、自己診断部123a,123bにより自系1a,1bの自己診断を行い、その診断結果をもとに、二重系管理機構3が障害の発生した系を特定し、正常な系のロード部により、既に退避されている内部状態をロードさせて、その系のみで縮退運転を行わせる構成とする。

請求項（抜粋）：

外部からのスキャンテストが可能な順序回路と、この順序回路のスキャンテストを行う際のシリアルデータ路をなす内部スキャンパスを内蔵する複数の順序回路素子であって、当該内部スキャンパスにシリアルデータを入力するためのシリアル入力端子及び当該内部スキャンパスからシリアルデータを出力するためのシリアル出力端子を有する複数の順序回路素子がそれぞれ実装された第1及び第2の系により二重化され、通常状態では前記各系が同一処理を行う二重系として動作する二重化計算機システムにおいて、前記第1及び第2の系にそれぞれ設けられ、対応する系内の前記各順序回路素子を前記シリアル入力端子及びシリアル出力端子を介して所定の順序で多段に接続する外部スキャンパスと、前記第1及び第2の系で扱われている所定の情報を比較していずれか一方の系に障害が発生したことを検出するための比較手段と、前記第1及び第2の系にそれぞれ設けられ、対応する系内の前記各順序回路素子の順序回路の状態を当該系の内部状態として前記外部スキャンパスを通して退避する退避手段と、前記第1及び第2の系にそれぞれ設けられ、対応する系の前記退避手段により退避されていた前記内部状態を前記外部スキャンパスを通してロードするロード手段と、前記第1及び第2の系にそれぞれ設けられ、前記退避手段の退避動作完了後に対応する系の自己診断を行う自己診断手段と、前記比較手段により障害発生が検出された場合に、当該比較手段の比較機能を無効化して、前記第1及び第2の系の前記各退避手段による退避動作を起動し、この退避動作に続く前記第1及び第2の系の前記各自己診断手段による自己診断の結果、前記第1及び第2の系のうちのいずれか一方が正常な場合には、この正常な系側の前記ロード手段によるロード動作を起動して、この正常な系のみによる縮退運転を行わせる二重系管理手段とを具備することを特徴とする二重化計算機システム。

IPC (3件)：

G06F 11/18 310 , G06F 15/16 470 , G06F 15/16

前のページに戻る