特許
J-GLOBAL ID:200903099385729199

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 木村 高久
公報種別:公開公報
出願番号(国際出願番号):特願平5-162286
公開番号(公開出願番号):特開平7-066297
出願日: 1993年06月30日
公開日(公表日): 1995年03月10日
要約:
【要約】【目的】 本発明は、セル部にコンケーブトランジスタを用いる場合に、工数を増大させることなく、周辺回路部のトランジスタを高速デバイスとして形成することを目的とする。【構成】 本発明では、セル部のトランスファゲートには埋め込み電極型コンケーブトランジスタを形成して、セル部を完全に平坦にし、メモリセルのビット線9Bと同じ配線層で周辺回路のゲート電極9Gを形成したトランジスタを形成し、ビット線に自己整合的にストレージノードコンタクト11を形成する。
請求項(抜粋):
基板表面に形成されたトレンチにトランスファゲートを形成した埋め込み電極型トランジスタと、このトランジスタの拡散層の一方に接続されたキャパシタとからなるセルを配列してなるメモリセル部と前記メモリセル部を駆動すべくこれに接続された平面形トランジスタを有する周辺回路部とを具備し、前記メモリセル部のビット線が、周辺回路のゲート電極と同一導体層で構成され、前記ビット線に自己整合的にストレージノードコンタクトを形成してなることを特徴とする半導体装置。
IPC (2件):
H01L 21/8242 ,  H01L 27/108
FI (2件):
H01L 27/10 325 F ,  H01L 27/10 325 R

前のページに戻る