特許
J-GLOBAL ID：200903099407077069
半導体論理集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平3-212861
公開番号（公開出願番号）：特開平5-037329
出願日： 1991年07月30日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】 電源端子部に電圧を印加しない限り、静電気に対しては自己防衛可能なLSIを提供巣する。【構成】 本来の機能を果たす機能回路部4と入出力端子2,8との中間に端子切換回路部(スイッチ部3,7及び制御部5)を設け、電源が印加されている間だけ、入出力端子2,8と機能回路部4とが接続され、電源が印加されていないときは、入出力端子2,8が全て同一の共通バスラインYに接続される。
請求項（抜粋）：
少なくとも1つ以上の信号入力端子及び信号出力端子と、前記信号入力端子に所定の信号が入力されたときに所定の動作を行って前記信号出力端子に所定の信号を出力する機能回路部と、外部電源に接続され、その外部電源から電力の供給を受ける電源端子部と、前記信号入力端子及び信号出力端子と前記機能回路部との中間に位置し、前記電源端子部に所定の電圧が印加されると前記信号入力端子及び前記信号出力端子と前記機能回路部とをそれぞれ個別に接続し、また前記電源端子部から前記所定の電圧が除去されると、前記信号入力端子及び前記信号出力端子と前記機能回路部との間の接続を全て解除し、全ての前記信号入力端子及び前記信号出力端子を共通のバスラインに接続させる端子切換回路部とを有し、これらを1つの半導体チップ内に有することを特徴とする半導体論理集積回路。
IPC (2件)：
前のページに戻る
