特許
J-GLOBAL ID：200903099408631027
キャパシタ下部電極のブリッジを予防するHSGキャパシタ形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
八田 幹雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-133769
公開番号（公開出願番号）：特開平11-177031
出願日： 1998年05月15日
公開日（公表日）： 1999年07月02日
要約：
【要約】【課題】 HSGキャパシタ下部電極パターンが形成された半導体基板で下部電極パターンの外に絶縁膜表面に形成された望まないHSGを取り除く方法を提供する。【解決手段】 絶縁膜表面に形成された望まないHSGを取り除くためにキャパシタパターンを構成するポリシリコンと絶縁膜を構成する酸化膜と蝕刻選択比が10〜50:1の条件になるプラズマを利用した乾式蝕刻を利用してHSG状の下部電極パターンの表面を100〜500Å程度にエッチバックすることで絶縁膜表面に形成されたHSGを取り除く。これにより、隣接する二本のビットライン間の短絡欠陥を減らすことができる。
請求項（抜粋）：
絶縁膜が形成された半導体基板にHSG状のキャパシタ下部電極パターンを形成する段階と、前記結果物上にプラズマを利用した乾式蝕刻を進行して前記絶縁膜表面に形成されたHSGを取り除く段階とを含むことを特徴とするキャパシタ下部電極のブリッジを予防するHSGキャパシタ形成方法。
IPC (4件)：
H01L 27/04
, H01L 21/822
, H01L 27/108
, H01L 21/8242
H01L 27/04 C
, H01L 27/10 621 Z
