特許
J-GLOBAL ID：200903099426636567
メモリシステム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-318169
公開番号（公開出願番号）：特開2000-148656
出願日： 1998年11月09日
公開日（公表日）： 2000年05月30日
要約：
【要約】【課題】 メモリシステムにおけるメモリチップに対するアクセス時間のずれをなくす。【解決手段】 一方方向に延在する信号配線(2,3,4)に共通に複数のメモリ素子(1a-1n)を並列に接続し、これらの信号配線に沿って一方方向に信号を伝達する。送信ユニット(5)から選択メモリ素子への信号伝搬時間と選択メモリ素子から受信ユニット(6)への信号伝搬時間の和がすべてのメモリ素子について同じとなる。
請求項（抜粋）：
第1のポートと前記第1のポートと対向して配置される第2のポートとの間に配置されかつ前記第1および第2のポートに結合され、データを含む信号を前記第1のポートから前記第2のポートに向かう方向に沿って一方方向に伝達する第1の信号バス、および前記第1の信号バスに互いに並列に結合され、前記第1の信号バスと信号の授受を行なう複数の第1の個別メモリ素子を備える、メモリシステム。
Fターム (2件)：
前のページに戻る
