アクティブマトリックスパネル

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-316856
公開番号（公開出願番号）：特開平8-179360
出願日： 1994年12月20日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】静電気等による画素部の絶縁破壊や特性変化を防ぐための保護素子を構成する全ての保護TFTのゲート電極の表面を陽極酸化し、これら保護TFTに充分な絶縁耐圧をもたせる。【構成】ゲート配線4と、キャパシタ配線6と、データ配線5をショートライン7に接続するための中継電極8と、ショートリング9の一部の配線部9a,9bとを、基板1上に前記ショートライン7につないで形成し、保護TFT11,12のゲート電極31を、前記ゲート配線4とキャパシタ配線6と中継電極8とショートリング9のうちの基板上に形成された配線部9a,9bとのいずれかに一体に形成することにより、ショートライン7を給電路とする陽極酸化処理によって、全ての保護TFT11,12のゲート電極31の表面を酸化させた。

請求項（抜粋）：

液晶表示素子の大きさに対応する素子領域の周囲に前記液晶表示素子の組立て後に除去される余剰部を有する基板の前記素子領域に、複数の画素電極と、これら各画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記薄膜トランジスタにゲート信号を供給するゲート配線と、前記薄膜トランジスタにデータ信号を供給するデータ配線と、前記画素電極との間に補償容量を形成するキャパシタ配線とが設けられるとともに、前記ゲート配線およびデータ配線がそれぞれ、前記画素電極およびアクティブ素子の配列領域を囲んで形成したショートリングに、ゲート電極とソース電極とが電気的に接続された2つの保護薄膜トランジスタからなる保護素子を介して接続されており、前記保護素子は、一方の保護薄膜トランジスタのソース電極をゲート配線またはデータ配線に、ドレイン電極をショートリングに接続し、他方の保護薄膜トランジスタのソース電極をショートリングに、ドレイン電極をゲート配線またはデータ配線に接続して構成されており、かつ、前記基板の余剰部の上には複数のゲート配線、データ配線およびキャパシタ配線を短絡させるためのショートラインが形成され、前記基板の素子領域の上には前記データ配線を前記ショートラインに接続するための中継電極が形成され、前記画素電極に接続された薄膜トランジスタのゲート電極および前記保護素子を構成する2つの保護薄膜トランジスタのゲート電極は、前記ゲート配線と前記キャパシタ配線と前記ショートリングと前記中継電極とのいずれかに電気的に接続させて形成されて、前記ショートラインを給電路とする陽極酸化処理により電極表面を酸化されていることを特徴とするアクティブマトリックスパネル。

IPC (2件)：

G02F 1/136 500 , G09F 9/30 338

引用特許：

審査官引用 (5件)

薄膜トランジスタパネル
公報種別：公開公報出願番号：特願平5-095065 出願人：カシオ計算機株式会社
液晶表示装置
公報種別：公開公報出願番号：特願平5-012932 出願人：株式会社東芝, インターナショナル・ビジネス・マシーンズ・コーポレイション
特開昭63-220289

全件表示

前のページに戻る