特許
J-GLOBAL ID：200903099440104187
マイクロコンピュータ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-182679
公開番号（公開出願番号）：特開平8-050573
出願日： 1994年08月04日
公開日（公表日）： 1996年02月20日
要約：
【要約】【目的】 DRAMなどの主メモリ内に設けたフレームバッファ領域に対するアクセスを高速化したグラフィックスコンピュータを提供する。【構成】 メモリ制御レジスタ130はリニアアドレスの主メモリに設けたフレームバッファ領域172を特定するアドレス変換情報を格納し、実行アドレス生成部140は画素アドレスをフレームバッファ領域172の2次元の行および列アドレスに変換し、アドレスマルチプレクス部142は上記行および列アドレスの一部を入れ替えて出力する。なお、汎用領域のアドレスには上記変換を加えない。【効果】 CPU110またはDMAC120からみたフレームバッファ領域の同一行アドレス部分が2次元配置となり、例えば、垂直方向に連続する画素が同一行アドレス内に納まる。この結果、2次元の画素データを1次元に連続するプログラムや演算データと同様に高速アクセスすることができる。
請求項（抜粋）：
表示データを演算するCPUと、表示データを記憶する主メモリと、表示データの転送先指定に供される第1のアドレスバスと、該主メモリに接続された第2のアドレスバスとを備えたラスタスキャン型表示装置用のマイクロコンピュータにおいて、該CPUが設定するアドレス変換情報を格納するメモリ制御レジスタと、該メモリ制御レジスタに格納されたアドレス変換情報に基づいてCPUから送付されたアドレス情報を実効アドレス情報に変換し、第2のアドレスバスへ出力する実効アドレス生成部とを備えたことを特徴とするマイクロコンピュータ。
IPC (2件)：
G06F 15/78 510
, G06F 12/02 580
