特許

J-GLOBAL ID：200903099440150847

擬似対数IF増幅器

発明者： 木村 克治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 八幡 義博
公報種別：公開公報
出願番号（国際出願番号）：特願平3-351433
公開番号（公開出願番号）：特開平5-167369
出願日： 1991年12月12日
公開日（公表日）： 1993年07月02日
要約：

【要約】【目的】 消費電流及び回路規模の低減を図る。【構成】 多段に縦続接続される差動増幅器(A1 〜An)それぞれの入力信号又は出力信号を受ける整流器を、ゲート幅とゲート長の比の比が1:k1 であり定電流源I0(n+1)で駆動される差動対トランジスタ(M(n+1)1、M(n+1)2)と、これに並設される差動対トランジスタ(M(n+1)3、M(n+1)4)と、この2組の差動対の差電流を形成するカレントミラー回路(M10(n+1) 、M20(n+1) )とで構成し、対トランジスタ(M(n+1)3、M(n+1)4)は{2√k1/(k1 +1)}・I0 (n+1) の電流源で駆動される平衡差動対であって、且つ、ゲート幅とゲート長の比はM(n+1)1とM(n+1)2の何れか一方の4k1 √k1 /(k1 +1)2倍である。加算器は、カレントミラー回路(M10(0) 、M20(0) )を備え、各整流器の差動出力電流の全てを加算する。

請求項（抜粋）：

多段に従属接続される差動増幅器と; 前記差動増幅器の入力信号または出力信号の対応するものをそれぞれ受ける整流器であって、それぞれ、並列接続される第1及び第2の差動対トランジスタを備える整流器と; 前記整流器それぞれの差動出力電流を全て加算する加算器と; を備え、前記第1の差動対トランジスタは、定電流源I0 で駆動されると共に、その2つのトランジスタのゲート幅Wとゲート長Lの比(W/L)の比が1:k1(k1 ≠1)であり; 前記第2の差動対トランジスタは、{2√k1 /(k1 +1)}I0 の定電流源で駆動されると共に、その2つのトランジスタのゲート幅Wとゲート長Lの比(W/L)が等しく、且つ、その比(W/L)は前記第1の差動対の一方のトランジスタの比(W/L)の4k1 √k1 /(k1 +1)2 倍である; ことを特徴とする擬似対数IF増幅器。