特許

J-GLOBAL ID：200903099461236130

同期タイミング生成回路およびASIC

発明者： 井上 正俊
出願人/特許権者： 株式会社リコー
代理人 (1件)： 有我 軍一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-285257
公開番号（公開出願番号）：特開平5-127773
出願日： 1991年10月31日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】本発明は、同期タイミング生成回路およびASICに関し、CPUから出力される基準クロック信号の位相ずれを補正して各種周辺回路の処理速度に応じた同期クロック信号を出力する同期タイミング生成回路と、この同期タイミング生成回路を接続可能にしたASICを提供することを目的とする。【構成】エミュレートモード時に、位相比較器22に入力されるCPU13からの基準クロック信号1/2CKとアップダウンカウンタ25からの補正クロック信号1/2CK ́との間に位相差が発生すると、その位相差信号がローパスフィルタ23で直流電圧信号に変換され、電圧制御発振器24で所定発振周波数の発振信号がアップダウンカウンタ25に出力され、アップダウンカウンタ25から補正クロック信号1/2CK ́が位相比較器22に入力され、該位相差が補正されて同期クロック信号1/1CK ́、2/1CK ́がマルチプレクサ18に出力されて選択される。

請求項（抜粋）：

CPU等のシステム制御装置から出力される基準クロック信号に同期して動作するそれぞれ処理速度の異なる各種周辺装置の該システム制御装置と各種周辺装置の間に接続され、システム制御装置から出力される基準クロック信号の位相ずれを補正して各種周辺装置毎の処理速度に応じて基準クロック信号に同期した同期クロック信号を出力する同期タイミング生成回路であって、前記システム制御装置から入力される基準クロック信号とカウンタ回路から入力される補正クロック信号との位相差を検出し、所定の位相差信号を出力する位相差検出回路と、位相差検出回路から出力される位相差信号に応じた所定の直流電圧信号を出力する電圧出力回路と、電圧出力回路から出力される直流電圧信号に応じた周波数の発振信号を出力する電圧制御発振回路と、電圧制御発振回路から出力される発振信号に応じてアップダウンカウントして位相差を補正する補正クロック信号を位相差検出回路に出力するとともに、該発振信号の周波数が基準クロック信号の周波数と一致したとき、基準クロック信号に同期した前記各種周辺装置毎の処理速度に応じた複数周波数の同期クロック信号を出力するカウンタ回路と、を備えたことを特徴とする同期タイミング生成回路。

IPC (3件)：

G06F 1/06 ,  H03L 7/00 ,  H04L 7/04

引用特許：

審査官引用 (3件)

• 特開平4-148403
  
• 特開平4-046738
  
• 特開平2-134022