特許
J-GLOBAL ID：200903099461270770
マルチレベル・メモリ・ハイアラ-キを含むデ-タ処理システムのためのキャッシュ・コヒ-レンシ・プロトコル
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-026708
公開番号（公開出願番号）：特開平11-272559
出願日： 1999年02月03日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】データ処理システムにおいてキャッシュ・コヒーレンシを維持する方法及びシステムを提供する。【解決手段】このデータ処理システムは少なくとも第1クラスタ及び第2クラスタにグループ分けされた複数のプロセッサ及び複数のキャッシュを含む。第1クラスタ及び第2クラスタの各々は少なくとも1つの上位レベル・キャッシュ及び少なくとも1つの下位レベル・キャッシュを有する。本発明の方法によれば、第1クラスタの上位レベル・キャッシュにおける第1データ項目が、特定のアドレスを表すアドレス・タグと関連して記憶される。第1クラスタの上位レベル・キャッシュにおけるコヒーレンシ・インディケータが、アドレス・タグが有効であること及び第1データ項目が無効であることを表す第1状態にセットされる。同様に、第2クラスタの上位レベル・キャッシュにおいて、特定のアドレスを表すアドレス・タグと関連して第2データ項目が記憶される。
請求項（抜粋）：
少なくとも第1クラスタ及び第2クラスタにグループ分けされた複数のキャッシュ及び複数のプロセッサを含むデータ処理システムにおいてキャッシュ・コヒーレンシを維持する方法にして、前記第1クラスタ及び第2クラスタの各々は少なくとも1つの上位レベル・キャッシュ及び少なくとも1つの下位レベル・キャッシュを有し、前記第1クラスタの前記上位レベル・キャッシュにおいて、アドレスを表すアドレス・タグと関連して第1データ項目を記憶するステップと、前記第1クラスタの前記上位レベル・キャッシュにおけるコヒーレンシ・インディケータを、前記アドレス・タグが有効であること及び前記第1データ項目が無効であることを表す第1状態にセットするステップと、前記第2クラスタの前記上位レベル・キャッシュにおいて、前記アドレスを表すアドレス・タグと関連して第2データ項目を記憶するステップと、前記第2クラスタの前記上位レベル・キャッシュにおけるコヒーレンシ・インディケータを前記第1状態にセットするステップと、を含む方法。
IPC (2件)：
G06F 12/08 310
, G06F 12/08
G06F 12/08 310 B
, G06F 12/08 F
