特許

J-GLOBAL ID：200903099467102810

プロセッサ、並列プロセッサおよび演算処理方法

発明者： トーマス シュローベンハウザー
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-138938
公開番号（公開出願番号）：特開平11-328123
出願日： 1998年05月20日
公開日（公表日）： 1999年11月30日
要約：

【要約】【課題】 高い演算性能を発揮できる並列プロセッサを提供する。【解決手段】 レジスタ群207に記憶されたインストラクションポインタによって指し示されるインストラクションローカルメモリ201のインストラクションページが切り換わると、アドレスデコーダ230において、当該切り換わった後のインストラクションページに続いて前記インストラクションポインタで指し示されるインストラクションページがインストラクションローカルメモリ201に記憶されているか否かを判断し、記憶されていないと判断した場合に、当該インストラクションページが、共有メモリ24からインストラクションローカルメモリ201に読み込まれる。

請求項（抜粋）：

それぞれ複数のインストラクションを含む複数のインストラクションページを記憶する内部メモリと、前記内部メモリに記憶されたインストラクションページのインストラクションを順次に指し示すポインタ手段と、前記ポインタ手段で指し示されたインストラクションを前記内部メモリから読み込んで実行する演算手段と、前記ポインタ手段が指し示すインストラクションのインストラクションページが、第1のインストラクションページから第2のインストラクションページに切り換わる前に、前記第2のインストラクションページが前記内部メモリに記憶されているか否かを判断し、記憶されていないと判断した場合に、前記第2のインストラクションページを外部メモリから前記内部メモリに読み込む制御手段とを有するプロセッサ。

IPC (2件)：

G06F 15/16 350 ,  G06F 12/06 530

FI (2件)：

G06F 15/16 350 R ,  G06F 12/06 530 C