特許

J-GLOBAL ID：200903099487097510

モノリシックの多機能集積回路デバイスを製造する方法

発明者： ドワイト シー ストライト ,  ドナルド ケイ ウムモト ,  アーロン ケイ オキ ,  ケヴィン ダブリュー コバヤシ
出願人/特許権者： ティアールダブリュー インコーポレイテッド
代理人 (1件)： 中村 稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-283186
公開番号（公開出願番号）：特開平8-255838
出願日： 1995年10月31日
公開日（公表日）： 1996年10月01日
要約：

【要約】 (修正有)【課題】 異なる半導体デバイスを集積回路形態で共通の基体上に製造するための選択的分子ビームエピタキシー方法を提供する。【解決手段】 PINダイオードデバイス54、HBTデバイス52、HEMTデバイス56及びMESFETデバイスの組合せを含むモノリシック集積回路デバイスを共通の基体上に製造する選択的分子ビームエピタキシー方法は、1つのデバイスのプロファイル層を適当な基体上に付着し、そしてそのプロファイル層上に第1の誘電体層を付着することを含む。プロファイル層及び誘電体層は、第1のデバイスプロファイルを画成するようにエッチングされる。次いで、第2デバイスを画成するための第2のプロファイル層が、露出した基体上に付着される。次いで、第2のプロファイルが選択的にエッチングされて、第2のデバイスプロファイルが画成される。

請求項（抜粋）：

基体と、上記基体上に形成された高電子移動度トランジスタ(HEMT)とを備え、該HEMTは、基体に接触するHEMTのプロファイル層が基体とのエピタキシャル結合を形成するように選択的分子ビームエピタキシー(MBE)によって基体に付着された複数のHEMTプロファイル層を含み、そして上記基体上に形成された第1半導体デバイスを更に備え、該第1半導体デバイスは、基体に接触する第1半導体デバイスのプロファイル層が基体とのエピタキシャル結合を形成するようにMBEによって基体上に付着された複数の第1半導体デバイスプロファイル層を含むことを特徴とするモノリシック集積回路。

IPC (11件)：

H01L 21/8222 ,  H01L 27/06 ,  H01L 21/203 ,  H01L 29/205 ,  H01L 29/872 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 27/095

FI (7件)：

H01L 27/06 101 U ,  H01L 21/203 M ,  H01L 29/205 ,  H01L 29/48 P ,  H01L 29/72 ,  H01L 29/80 H ,  H01L 29/80 E

引用特許：

審査官引用 (4件)

• 特開平2-271569
  
• 特開昭63-081863
  
• 特開昭61-018169
  
• 特開平3-051720