特許

J-GLOBAL ID：200903099504633529

電界効果トランジスタの製造方法

発明者： 麻埜 和則
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-276435
公開番号（公開出願番号）：特開平6-097200
出願日： 1991年09月30日
公開日（公表日）： 1994年04月08日
要約：

【要約】【目的】 リセスとゲート電極との寸法制御性が良く、かつ特性の良好な高周波高出力GaAsMESFETの製造方法を得る。【構成】 nチャネルGaAs動作層2の表面を絶縁膜3で被覆し、かつこの絶縁膜を開口し、露出したGaAs動作層2の表面をエッチングしてリセスを形成する。又、絶縁膜3をマスクとしてリセス表面にアンドープAlGaAs層4を形成する。更に、絶縁膜3の開口内に側壁5を形成し、この側壁5をマスクとしてAlGaAs層4をエッチングし、かつこのエッチング除去された部分にGaAs動作層2に接するゲート電極6を形成する工程を含んでいる。

請求項（抜粋）：

nチャネルGaAs動作層の表面を絶縁膜で被覆する工程と、この絶縁膜を開口し、露出した前記GaAs動作層表面をエッチングしてリセスを形成する工程と、前記絶縁膜をマスクにして形成されたリセス表面にアンドープAlGaAs層を形成する工程と、全面に第2の絶縁膜を被覆した後、これを異方性エッチングして前記絶縁膜の開口内に側壁を形成する工程と、この側壁をマスクとして前記AlGaAs層をエッチングする工程と、このAlGaAs層のエッチング除去された部分に前記GaAs動作層に接するゲート電極を形成する工程を含むことを特徴とする電界効果トランジスタの製造方法。

IPC (2件)：

H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 29/80 F ,  H01L 29/80 B