特許

J-GLOBAL ID：200903099504928383

メモリカード及びホスト機器

発明者： 藤本 曜久
出願人/特許権者： 株式会社東芝
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-269967
公開番号（公開出願番号）：特開2008-090556
出願日： 2006年09月29日
公開日（公表日）： 2008年04月17日
要約：

【課題】高いクロック周波数による動作においても安定したデータ転送が可能なメモリカード及びホスト機器を提供する。【解決手段】ホスト機器20からアクセスされるメモリカード1において、クロック入力回路69は、ホスト機器20からクロックラインを介して第1クロック信号を受け取る。データ入出力回路65は、ライトタイミング調整モードにてホスト機器20からデータラインを介して第2クロック信号を受け取り、リードタイミング調整モードにて第3クロック信号を出力する。ディレイ素子66は、ライトタイミング調整モードにて、データを第1クロックで受け取れるように、第1クロック信号に対する第2クロック信号の位相を調整する。調整値保持回路62は、第2クロック信号の位相の調整値を保持する。ディレイ素子66は、データ転送モードにて、保持された調整値に応じてデータ入出力回路65から出力されたデータのディレイ値を調整する。【選択図】 図5

請求項（抜粋）：

ホスト機器に装着され、前記ホスト機器からアクセスされるメモリカードにおいて、 前記ホスト機器からクロックラインを介して第1クロック信号を受け取るクロック入力回路と、 データ転送モードにおいて、前記ホスト機器との間でデータラインを介してデータを送受信し、前記メモリカードで行われるカードタイミング調整モードにおいて、前記ホスト機器から前記データラインを介して第2クロック信号を受け取り、前記ホスト機器で行われるホストタイミング調整モードにおいて、第3クロック信号を出力するデータ入出力回路と、 前記カードタイミング調整モードにおいて、前記データを前記第1クロックで受け取れるように、前記クロック入力回路から出力された前記第1クロック信号に対する、前記データ入出力回路から出力された前記第2クロック信号の位相を調整するディレイ素子と、 前記ディレイ素子により調整された前記第2クロック信号の位相の調整値を保持する調整値保持回路とを具備し、 前記ディレイ素子は、前記データ転送モードにおいて、前記調整値保持回路により保持された前記調整値に応じて前記データ入出力回路から出力された前記データのディレイ値を調整し、前記データを前記第1クロック信号で受け取ることを特徴とするメモリカード。

IPC (3件)：

G06F 13/42 ,  G06K 19/07 ,  G06K 17/00

FI (3件)：

G06F13/42 350B ,  G06K19/00 N ,  G06K17/00 D

Fターム (11件)：

5B035AA02 ,  5B035BB09 ,  5B035CA12 ,  5B035CA22 ,  5B035CA29 ,  5B058CA22 ,  5B058KA21 ,  5B077FF11 ,  5B077GG07 ,  5B077GG15 ,  5B077MM02

引用特許：

出願人引用 (1件)

• メモリカードを制御するための装置および方法
  公報種別：公開公報   出願番号：特願2001-398177   出願人：株式会社東芝