特許

J-GLOBAL ID：200903099511597449

キャッシュ制御システム

発明者： 武田 博 ,  松井 重純
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平5-047302
公開番号（公開出願番号）：特開平6-243036
出願日： 1993年02月12日
公開日（公表日）： 1994年09月02日
要約：

【要約】【目的】 再度利用される確率の高い情報がプリフェッチによってキャッシュメモリから追い出さないようにする。【構成】 キャッシュメモリ20に複数存在するキャッシュライン201毎に帰還ループ区間内の命令が存在することを示すためのループロックLを設け、該ループロックLの状態をプログラムの実行状態に応じて動的に変更し、プリフェッチのためのキャッシュラインの追い出しに際しては、そのループロックLを参照して、ループ外にプログラム制御が移行するまでループ内の命令列をキャッシュメモリ20に留めておく。これによって、外部記憶装置30へのアクセス回数を減らし、キャッシュメモリ20を利用するシステムの性能を向上させる。

請求項（抜粋）：

所定の手順に従って情報を取込みながら演算処理を行う演算制御手段と、演算制御手段によって利用された情報及び演算制御手段が利用する情報をそのアドレス情報に対応付けて格納するためのキャッシュラインを複数有するキャッシュメモリ手段と、キャッシュメモリ手段のキャッシュラインをアクセス制御するための制御手段とを備えたキャッシュ制御システムであって、前記演算制御手段による取込み情報の局在性を指標するための領域をキャッシュラインに対応付けて有し、前記演算制御手段は、それが取り込んで処理すべき情報が反復的に利用される情報であるか否かを判定し、前記局在性指標領域は、演算制御手段による前記判定結果が反復的利用を意味するとき、その判定に係る情報を保有するキャッシュラインに対応するものが局在性有りに設定され、前記制御手段は、キャッシュラインへの情報書込みに際して、局在性有りを意味する局在性指標領域に対応するキャッシュラインの書換えを抑止するものである、ことを特徴とするキャッシュ制御システム。