特許
J-GLOBAL ID:200903099531691840

メモリ素子の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平6-244949
公開番号(公開出願番号):特開平7-297298
出願日: 1994年09月14日
公開日(公表日): 1995年11月10日
要約:
【要約】【目的】 周辺領域の性能とセル領域の信頼性を向上させる事が出来るMOSトランジスタの製造方法を提供すること。【構成】 セル領域にのみ酸化促進剤イオン注入するが、逆に周辺領域に酸化抑制剤をイオン注入して、セル領域と周辺領域とのゲート酸化膜の厚さを変える。
請求項(抜粋):
第1導電型の半導体基板上にフィールド酸化膜を形成して、周辺領域とセル領域を限定するステップと、一回の酸化工程で周辺領域とセル領域に該当する基板上に互いに異なる厚さのゲート酸化膜を形成するステップと、周辺領域とセル領域のゲート酸化膜上にゲートを形成するステップと、ゲートをマスクとして該当する基板に不純物をイオン注入して周辺領域の高濃度ソース/ドレーン領域と、セル領域の高濃度ソース/ドレーン領域を形成し、周辺領域のMOSトランジスタとセル領域のMOSトランジスタを形成するステップと、を含むことを特徴とするメモリ素子の製造方法。
IPC (3件):
H01L 21/8242 ,  H01L 27/108 ,  H01L 29/78
FI (2件):
H01L 27/10 325 R ,  H01L 29/78 301 G
引用特許:
審査官引用 (3件)
  • 特開昭63-205944
  • 特開平4-206774
  • 特開平4-165670

前のページに戻る