メモリ制御回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-302968
公開番号（公開出願番号）：特開平5-217390
出願日： 1991年11月19日
公開日（公表日）： 1993年08月27日
要約：

【要約】【構成】システム側からのアドレス信号A0〜A16及びデータ信号DB0〜DB7は、ラッチバッファ4,ラッチバッファ5,バスドライバ6を通して制御される。システム側からは+5Vが供給され、DC/DCコンバータ1により+12Vに昇圧され、アナログスイッチ2により+12V又は+5VがDCVPPに出力され、FE2 PROM7〜FE2 PRO8のプログラム電圧端子VPPに印加される。メモリコントローラ3は、FE2 PROM7〜FE2 PRO8に対するコマンドの発行及びタイマー管理及びラッチバッファ4,ラッチバッファ5,バスドライバ6の制御を行う。また、アナログスイッチ2の出力切換信号の生成及びシステム側に対するレディ制御を行う。【効果】フラッシュ型のE2 PROMをシステムが使用する際にコマンドの管理,タイマーの管理,電源電圧切り換えの制御を軽減することができる。また、システム側は通常のメモリアクセスと同等に行える。

請求項（抜粋）：

フラッシュ型E2 PROMと、外部から送られてくるアドレス信号をラッチするアドレスラッチバッファと、外部から送られてくるデータ信号をラッチするデータラッチバッファと、外部へデータ信号を送り出すバスドライバと、第1の電圧及びこの第1の電圧より高い第2の電圧を切換えて発生して前記フラッシュ型E2 PROMに与えるスイッチと、前記フラッシュ型E2 PROM、前記バスドライバ及び前記スイッチを制御するメモリコントローラとを含み、前記メモリコントローラは、データリード時に前記アドレスラッチバッファからアドレス信号を前記フラッシュ型E2 PROMに与え、前記フラッシュ型E2 PROMから読み出したデータを前記バスドライバから外部へ出力させ、データライト時に前記スイッチに前記第2の電圧を発生させ前記アドレスラッチバッファ及び前記データラッチバッファからアドレス信号及びデータ信号を前記フラッシュ型E2 PROMに与えて書込みさらに前記データラッチバッファから取り込んだデータと前記フラッシュ型E2 PROMから読み出したデータを比較してベリファイを行い、このベリファイでの比較結果が一致していなければ再度書き込みを行い、データイレーズ時に前記スイッチに前記第2の電圧を発生させ前記フラッシュ型E2 PROMのイレーズを行った後にイレーズベリファイを行うことを特徴とするメモリ制御回路。

IPC (2件)：

G11C 16/06 , G06F 12/16 310

前のページに戻る