半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：宮越典明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-207218
公開番号（公開出願番号）：特開平7-045616
出願日： 1993年07月29日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】研磨法を適用した多層配線形成法に係る半導体装置の製造方法を提供すること。【構成】集積回路を形成したシリコン基板1の層間絶縁膜2上にAl-1%Cu膜3、プラズマSiN層4を成膜し(工程A、B)、フォトレジスト5を形成した後(工程C)、SiN層4、Al-1%Cu膜3をエッチングし、小面積のアルミ配線6、大面積のアルミ配線7を形成する(工程D)。次に、プラズマ酸化膜層8を成膜した後(工程E)、この酸化膜層8の凸部をSiN層4が露出するまで加圧研磨し、基板を平坦化する(工程F)。続いて酸化膜層8とSiN層4との研磨速度の差を利用し、SiN層4を研磨の進行防止膜として使用し、削れ過ぎ防止と平坦度の面内均一性を向上させる(工程G)。【効果】削れ過ぎ及び平坦度のバラツキのない完全平坦な層間絶縁膜とすることができる。

請求項（抜粋）：

(1) 集積回路及び層間絶縁膜を形成した半導体基板上にアルミ又はアルミ合金膜を成膜する工程、(2) 前記アルミ系膜上に窒化シリコン膜を形成する工程、(3) 前記窒化シリコン膜上にフォトレジストを回転塗布し、露光、現像して所定の配線パタ-ンを前記フォトレジストに形成する工程、(4) 異方性ドライエッチング法により前記フォトレジストの配線パタ-ン内に露出する窒化シリコン膜層をエッチングし、続いて下層アルミ系膜層をエッチングし、フォトレジストを除去する工程、又は、前記露出する窒化シリコン膜層をエッチングした後、フォトレジストを除去し、続いて下層アルミ系膜層をエッチングする工程、(5) CVD法又はスパッタ法により酸化シリコン膜を形成する工程、(6) 前記基板を研磨法により前記酸化シリコン膜の凸部を前記配線上の窒化シリコン膜が露出するまで加圧研磨し、平坦化する工程、(7) 前記酸化シリコン膜と窒化シリコン膜の研磨速度の差を利用し、前記窒化シリコン膜を研磨の進行防止膜として使用し、削れ過ぎ防止と平坦度の面内均一性を向上させる工程、とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3205 , H01L 21/316 , H01L 21/318 , H01L 21/768

FI (3件)：

H01L 21/88 N , H01L 21/88 K , H01L 21/90 P

引用特許：

審査官引用 (3件)

特開平3-295239
特開平3-295239
特開昭62-216344

前のページに戻る