特許
J-GLOBAL ID：200903099564890008
非整数分周器
発明者：
出願人/特許権者：
代理人 (2件)：
志賀 正武
, 渡邊 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2003-202598
公開番号（公開出願番号）：特開2005-045507
出願日： 2003年07月28日
公開日（公表日）： 2005年02月17日
要約：
【課題】単純な機能の回路を組み合わせることで構成でき、分周比の設定などを単純に行うことができる非整数分周器を提供する。【解決手段】第1設定値Aとフリップフロップ回路15の出力とを加算する加算器11と、加算器11の出力から第2設定値Bを減算する減算器12と、第2設定値Bと加算器11の出力とを比較して比較結果を出力する比較器13と、加算器11の出力と減算器12の出力とを入力し、第2設定値Bが加算器11の出力よりも大きい場合は加算器の出力を選択して出力し、第2設定値Bが加算器11の出力以下である場合は減算器12の出力を選択して出力するセレクタ回路14と、セレクタ回路14の出力をクロックに同期させて取り込み出力するフリップフロップ回路15とを有することを特徴とする。【選択図】 図1
請求項（抜粋）：
第1設定値と第2設定値との比を分周比とする非整数分周器において、
前記第1設定値と前記非整数分周器の出力とを加算する加算器と、
前記加算器の出力から前記第2設定値を減算する減算器と、
前記第2設定値と前記加算器の出力とを比較して比較結果を出力する比較器と、
前記加算器の出力と前記減算器の出力と前記比較器の出力とを入力し、前記第2設定値が該加算器の出力よりも大きい場合は該加算器の出力を選択して出力し、前記第2設定値が該加算器の出力以下である場合は該減算器の出力を選択して出力するセレクタ回路と、
前記セレクタ回路の出力をクロックに同期させて取り込み出力するものであって、該出力を前記非整数分周器の出力として前記加算器に出力するとともに、該出力を分周結果として出力するフリップフロップ回路とを有することを特徴とする非整数分周器。
IPC (2件)：
FI (2件)：
H03K23/64 C
, H03K21/00 J
