特許
J-GLOBAL ID：200903099585332480
半導体記憶装置及びその製造方法
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-167309
公開番号（公開出願番号）：特開平6-013573
出願日： 1992年06月25日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】 従来非常に複雑であった容量素子の構造及びその製造方法を簡略化する。【構成】 埋め込み酸化膜4でシリコン基板1から絶縁分離された単結晶シリコン薄膜3の上に、選択トランジスタとその選択トランジスタのソースまたはドレインとなるN+ 型拡散層3bを下電極としその上に形成された誘電体膜7とプレート電極8からなる容量素子とをメモリセルとして形成した。【効果】 以上の構成により、ウエル形成が不要になるとともに単純な平面構造の小さな容量面積で必要な容量値を実現でき、従来非常に複雑であった容量素子の構造及びその製造方法を簡略化できる。またN+ 型拡散領域とP型ウエルとの接合が無くなるため、接合リーク電流が原理的に消滅し、メモリセルの記憶データ保持のために必要なリフレッシュ動作の長サイクル化を実現可能とし、リフレッシュ電流が低減できる。
請求項（抜粋）：
絶縁膜で半導体基板から絶縁分離された半導体薄膜に形成された絶縁ゲート型電界効果トランジスタと、前記絶縁ゲート型電界効果トランジスタの拡散層の所定の領域を下電極としその上に形成された誘電体膜と上電極からなる容量素子とを有する半導体記憶装置。
IPC (2件)：
FI (2件)：
H01L 27/10 325 M
, H01L 27/10 325 G
