特許
J-GLOBAL ID：200903099594728884
半導体基板の検査方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願2007-025406
公開番号（公開出願番号）：特開2008-192809
出願日： 2007年02月05日
公開日（公表日）： 2008年08月21日
要約：
【課題】小さなチップを配列データ通りに正確に検査できる半導体基板の検査方法を提供する。【解決手段】レチクルに配置された唯一の基準マーク4の画像データを記憶し、基準マーク4を含む1箇所のチップと入力されたチップピッチに相当する範囲の周辺チップ2nの画像を検出し、基準データが1箇所であること判定し、基準マーク4を含む1箇所のチップを基準チップ2tとして、チップピッチで繰り返し配列させたチップの配列図を作成し、基準チップ2tと検査のスタートチップ2sと検査チップとの各位置を設定した配列図のチップ配列データを用いて所定の半導体基板のチップを検査する。【選択図】図1
請求項（抜粋）：
レチクルに配置された複数のチップと、前記複数のチップのうち1箇所のチップのダイシング領域に形成された唯一の基準マークと、が繰り返し転写された複数の半導体基板の検査方法において、
前記複数の半導体基板のうち1番目の半導体基板の検査では、前記1番目の半導体基板の中心を検出し、前記中心からの前記基準マークまでの距離を移動し、前記基準マークを検出する工程と、前記基準マークの画像データを基準データとして記憶する工程と、前記基準マークを含む1箇所のチップと予め入力されたチップピッチに相当する範囲の周辺チップの画像を検出し、前記基準データが1箇所であること判定する工程と、前記基準マークを含む1箇所のチップを基準チップとして記憶する工程と、前記半導体基板の径に相当する範囲まで入力されたチップピッチで繰り返し配列させたチップの配列図を作成する工程と、前記基準チップと検査のスタートチップと検査チップとの各位置を設定した前記配列図のチップ配列データを記憶する工程と、前記配列図のチップ配列データを用いて前記1番目の半導体基板の全チップを検査する工程とを含み、
前記複数の半導体基板のうち2番目以降の半導体基板の検査では、前記2番目以降の半導体基板の中心を検出し、前記中心からの前記基準マークまでの距離を移動し、前記基準マークを検出する工程と、前記基準マークを含む1箇所のチップと予め入力されたチップピッチに相当する範囲の周辺チップの画像を検出し、前記基準データが1箇所であること判定する工程と、前記配列図のチップ配列データを用いて前記2番目以降の半導体基板の全チップを検査する工程とを含む、ことを特徴とする半導体基板の検査方法。
IPC (1件)：
FI (2件)：
H01L21/66 B
, H01L21/66 Y
4M106AA01
, 4M106AA02
, 4M106AA07
, 4M106AB15
, 4M106BA01
, 4M106CA01
, 4M106DD30
, 4M106DJ18
, 4M106DJ20
