特許

J-GLOBAL ID：200903099609502918

半導体装置およびその製造方法

発明者： 飯島 晋平 ,  國友 正人
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-115135
公開番号（公開出願番号）：特開2000-307083
出願日： 1999年04月22日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】 ゲート絶縁膜の薄膜化要求を満足し、その信頼性を高める。【解決手段】 素子分離構造9、n型半導体領域10、n型ウエル12およびp型ウエル11が形成された半導体基板1の主面上に、約10nmの膜厚の非晶質の酸化タンタル膜を堆積し、これをたとえば酸化性雰囲気において800°C、3分間の熱処理を行う。これにより非晶質の酸化タンタル膜を多結晶酸化タンタル膜14に変化させ、同時に、多結晶酸化タンタル膜14と半導体基板(p型ウエル11およびn型ウエル12)との間にシリコン酸化膜15を形成する。さらに多結晶酸化タンタル膜14上にタングステン膜16を堆積する。タングステン膜16および多結晶酸化タンタル膜14をパターニングしてゲート電極17および多結晶酸化タンタル膜14とシリコン酸化膜15とからなるゲート絶縁膜を形成する。

請求項（抜粋）：

半導体基板の主面に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記主面上に形成されたゲート電極と、前記ゲート電極の下方に位置する前記半導体基板のチャネル領域と、前記チャネル領域を挟んで形成された一対の半導体領域とを有するMISFETを含む半導体装置であって、前記ゲート絶縁膜は、前記主面側に位置する第1絶縁膜と、前記第1絶縁膜およびゲート電極間に位置する第2絶縁膜とを含み、前記第1絶縁膜が、シリコン酸化膜またはシリコン酸窒化膜であり、前記第2絶縁膜が、多結晶酸化タンタル膜であることを特徴とする半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78

FI (4件)：

H01L 27/10 671 Z ,  H01L 27/10 621 C ,  H01L 27/10 681 F ,  H01L 29/78 301 G

Fターム (58件)：

5F040DA19 ,  5F040DB01 ,  5F040DB09 ,  5F040DC01 ,  5F040EC04 ,  5F040ED01 ,  5F040ED03 ,  5F040EF02 ,  5F040EJ02 ,  5F040EJ03 ,  5F040EJ04 ,  5F040EJ07 ,  5F040EK05 ,  5F040FA05 ,  5F083AD01 ,  5F083AD10 ,  5F083AD24 ,  5F083AD48 ,  5F083BS03 ,  5F083BS05 ,  5F083BS12 ,  5F083EP49 ,  5F083EP63 ,  5F083GA02 ,  5F083GA24 ,  5F083GA27 ,  5F083GA28 ,  5F083GA30 ,  5F083JA04 ,  5F083JA05 ,  5F083JA06 ,  5F083JA19 ,  5F083JA32 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083KA20 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR12 ,  5F083PR21 ,  5F083PR33 ,  5F083PR36 ,  5F083PR40 ,  5F083PR44 ,  5F083PR46 ,  5F083PR54 ,  5F083PR56 ,  5F083ZA07 ,  5F083ZA08