特許

J-GLOBAL ID：200903099630272159

シミュレーションテスト方式

発明者： 松本 一美 ,  武藤 文也
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立インフォメーションテクノロジー
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-178396
公開番号（公開出願番号）：特開2000-010813
出願日： 1998年06月25日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】シミュレーションにおいて、実プロッセサ動作性能に比べてシミュレーション動作時間が遅い。このため時間要素がからむシミュレーション制御では、シミュレーション時間が長大化する。【解決手段】本発明のシミュレーション方式は、タイマーを更新するイベント条件を登録するイベント登録テーブル(102)と、シミュレーション時に被テストプログラムで発生するイベントが前記イベント登録テーブルと一致したかをチェックするチェック手段(103)と、条件が一致した時に被試験プログラムが参照するタイマーを更新するタイマー更新手段(104)とを有する。

請求項（抜粋）：

複数のプロセッサ構成上で動作するプログラムの試験を行うシミュレーションテスト方式において、各プロセッサ毎に対応したプロセッサ機能を模擬するシミュレータとこれら複数シミュレータの実行を制御するシュミュレーション実行制御手段と、チェックイベントを登録するイベント登録テーブルと、被試験プログラムから発生するイベント内容と前記イベント登録テーブル内容が一致したかをチェックするチェック手段と、条件が一致した時に被試験プログラムが参照するタイマーを更新するタイマー更新手段とを有することを特徴とするシミュレーションテスト方式。

Fターム (2件)：

5B048AA17 ,  5B048DD14