特許

J-GLOBAL ID：200903099640465389

半導体装置及びその製造方法

発明者： ▲ハ▼生 真理子 ,  尾崎 徹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-050220
公開番号（公開出願番号）：特開平9-246486
出願日： 1996年03月07日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 側壁絶縁膜を薄くしても、ゲートとビット線とのショートを確実に防止する。【解決手段】 ゲート12が上部絶縁膜15と側壁絶縁膜16により覆われているMOSトランジスタを有する半導体装置の製造方法において、ゲート12の構成材料の上に形成された上部絶縁膜15をマスクにゲート材料をRIEにより選択エッチングしてゲート12を形成した後、ゲート12をCDEによりエッチングしてゲート12の幅を上部絶縁膜15の幅よりも狭くし、次いでゲート12の側部に側壁絶縁膜16を形成する。

請求項（抜粋）：

上部に形成された絶縁膜のパターンと実質的に同じパターンに加工されたゲートの少なくとも一部が上部絶縁膜よりも幅の狭い構造を有し、かつ該ゲートの側部が側壁絶縁膜により覆われていることを特徴とする半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78

FI (3件)：

H01L 27/10 671 Z ,  H01L 27/10 681 B ,  H01L 29/78 301 G