特許

J-GLOBAL ID：200903099665333193

多重バス・アーキテクチャを有するネットワーク・スイッチ

発明者： ウィリアム・ジェイ・ウォーカー ,  ゲイリー・ビー・コズアー ,  パトリシア・イー・ハレスキー ,  デール・ジェイ・メイヤー ,  マイケル・エル・ウィットコウスキー
出願人/特許権者： コンパック・コンピューター・コーポレーション
代理人 (1件)： 社本 一夫 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-000291
公開番号（公開出願番号）：特開平10-215275
出願日： 1998年01月05日
公開日（公表日）： 1998年08月11日
要約：

【要約】【課題】 複数のネットワークの間でオーバーヘッド機能を実行しつつネットワーク・トラフィックを扱う。【解決手段】 ネットワーク・スイッチ102がデータを送受信するための複数のポートを含み、各ポートがネットワーク・インターフェース、データ・バス・インターフェース及びプロセッサ・ポート・インターフェース、各ポートのデータ・バス・インターフェースに結合されたデータ・バス、プロセッサ及び各ポートのプロセッサ・ポート・インターフェースに結合されたプロセッサ、並びにメモリに結合されたメモリ・バスを含む。ネットワーク・スイッチは更に、ポートとメモリとの間のデータ流を制御し、且つポート及びメモリへのプロセッサのアクセスを可能にするためのデータ・バス、プロセッサ・バス及びメモリに結合されたスイッチ・マネージャを含む。これによりプロセッサは、データ・バスのバンドを消費することなく、ポートへ直接アクセスすることができる。

請求項（抜粋）：

ネットワーク・スイッチにおいて、データを受信し送信するための複数のネットワーク・ポートであって、各々がネットワーク・インターフェース、データ・バス・インターフェース及びプロセッサポートインターフェースを含むネットワーク・ポートと、上記複数のネットワーク・ポートの各々のポートの上記データ・バス・インターフェースに結合されたデータ・バスと、プロセッサと、上記複数のネットワーク・ポートの各々のポートの上記プロセッサ・ポート・インターフェースに結合されたプロセッサ・バスト、メモリと、上記メモリに結合されたメモリ・バスと、上記データ・バス、上記プロセッサ・バス及び上記メモリバスに結合されたスイッチ・マネージャであって、上記複数のネットワーク・ポートと上記メモリとの間のデータの流れを制御し、且つ、上記プロセッサが上記複数のネットワーク・ポート及び上記メモリにアクセスできるようにするためのスイッチ・マネージャとを含むことを特徴とするネットワーク・スイッチ。

IPC (4件)：

H04L 12/46 ,  H04L 12/28 ,  G06F 13/00 355 ,  H04L 12/66

FI (3件)：

H04L 11/00 310 C ,  G06F 13/00 355 ,  H04L 11/20 B