特許

J-GLOBAL ID：200903099665490914

ゲート電極構造の形成方法

発明者： 福田 永
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-235224
公開番号（公開出願番号）：特開平5-075136
出願日： 1991年09月17日
公開日（公表日）： 1993年03月26日
要約：

【要約】[目的] Si基板上にSi酸化膜を挟んでポリSi膜を形成した時、その後の熱処理によってポリSi膜の抵抗が低下せず、しかも、トンネル電流のバラツキが生じないゲート電極構造の形成方法を提供する。[構成] Si基板上に約100A°の膜厚のSiO2 膜を形成する。このSiO2 膜上に約1000A°の膜厚の、ノンドープのSi-Ge膜を形成する。このSi-Ge膜上にリンドープのポリSi膜を形成する。Si基板上に形成されたゲート電極構造は、その後の所要の熱処理によって、ポリSi膜中に発生した粒界はSi-Ge膜で停止し、SiO2 膜に達しないので、Si-Ge膜/SiO2 膜界面平坦で、SiO2 膜の膜厚も一定であり、オキサイドリッジも発生しない。よって、トンネル電流のバラツキは生じない。また、ポリSi膜中の不純物の活性化を高温処理で行ない、その抵抗値を下げることが出来る。

請求項（抜粋）：

同一の反応炉内でSiの下地上にSi酸化膜を介在させて導電性ポリSi層のゲート電極を形成するに当り、(a)酸化性ガス雰囲気中で、Siの下地の加熱処理を行なって、該Siの下地表面に薄いSi酸化膜を形成する工程と、(b)続いて、Si含有反応性ガスおよびGe含有反応性ガスの第1混合ガス雰囲気中で、加熱処理を行なって、前記Si酸化膜上に薄いSi-Ge膜を形成する工程と、(c)その後、Si含有反応性ガスおよび導電性決定のための不純物含有反応性ガスの第2混合ガス雰囲気中で、加熱処理を行なって、前記Si-Ge膜上に導電性ポリSi層を形成する工程とを含むことを特徴とするゲート電極構造の形成方法。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 29/88