特許
J-GLOBAL ID：200903099665801782
半導体装置および該半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-253631
公開番号（公開出願番号）：特開平9-087831
出願日： 1995年09月29日
公開日（公表日）： 1997年03月31日
要約：
【要約】【課題】 ダミーパターン上にSOG膜を残さないためには、かなりのオーバーエッチを必要とする。このとき、SOG膜の方がダミーパターンのエッチングレートよりも速いので、ダミーパターンの上部に塗布されたSOG膜をエッチバックしてダミーパターンを露出させると、ダミーパターンの周囲のSOG膜もエッチングされて、平坦性が崩れて段差ができる。また、ダミーパターンを形成するためには1プロセスを余分に必要とするので、工程の増加を伴う。【解決手段】 SOG膜(不図示)を用いて層間絶縁膜15が平坦化されている半導体装置であって、ダミーパターン6*が、SOG膜を塗布する層15よりも下層に、少なくともコンタクト孔17が形成される部分に形成されている。
請求項（抜粋）：
SOG膜を用いて層間絶縁膜が平坦化されている半導体装置において、ダミーパターンが、前記SOG膜を塗布する層よりも下層に、少なくともコンタクト孔が形成される部分に形成されていることを特徴とする、半導体装置。
IPC (3件)：
C23C 14/08
, H01L 27/108
, H01L 21/8242
C23C 14/08 N
, H01L 27/10 681 F
