特許
J-GLOBAL ID：200903099667687430
ストアバッファ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊藤 修 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-357479
公開番号（公開出願番号）：特開2000-181780
出願日： 1998年12月16日
公開日（公表日）： 2000年06月30日
要約：
【要約】【課題】 マージを多くすることができ、バスのビジー率を抑えることが可能な主記憶装置に対するストアバッファ装置(以下、バッファ)の提供。【解決手段】 FULL検出論理はバッファがストアにより満杯(全エントリが有効)になったことを検出し、タイマーカウント論理は演算器からのストア要求が、予め設定された時間以上なかったことを検出し、いずれかの検出により、OUTフラグ(以下、フラグ)セット論理は、VALIDビットの立っているエントリに対しフラグをセットし、既にフラグが立っているエントリが1つでもあればフラグセットを抑止し、フラグがセットされると、掃き出し制御論理はフラグのセットされたエントリのみを掃き出す。前記のようなフラグセットの抑止により、エントリのバッファからの掃き出し中にも、フラグが立っていないエントリへの新規登録を可能とし、バッファでのストアの長期滞留によりマージ効果が上がる。
請求項（抜粋）：
ある処理装置から別の処理装置に対してデータを送る際に、該データを一時的に保持する複数エントリからなるストアバッファ装置において、ストアバッファへの入力が行われてから次にストアバッファへの入力が行なわれるまでの時間を計測する手段と、その計測した時間をあらかじめ設定した設定値と比較する手段とを有し、比較結果に応じてストアバッファからの前記データの掃き出しを開始することを特徴とするストアバッファ装置。
IPC (2件)：
G06F 12/00 560
, G06F 12/08
G06F 12/00 560 B
, G06F 12/08 C
5B005JJ00
, 5B005KK12
, 5B005LL11
, 5B005MM23
, 5B005NN02
, 5B005NN47
, 5B005PP03
, 5B005PP11
, 5B005TT01
, 5B005VV03
, 5B060CB01
