特許
J-GLOBAL ID:200903099683010717

データ処理装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願平9-276768
公開番号(公開出願番号):特開平11-122095
出願日: 1997年10月09日
公開日(公表日): 1999年04月30日
要約:
【要約】【課題】 プログラマブル集積回路を含むデータ処理装置の小型化、低消費電力化を図ることにある。【解決手段】 プログラムを実行するCPU(10)と、このCPUで実行されるプログラムを格納するメモリ(12)と、ユーザ論理をプログラマブルに実現するプログラマブル集積回路(11)とを含んでデータ処理装置が構成されるとき、上記メモリに、上記CPUで実行されるプログラムとともに上記ユーザ論理情報を格納し、上記CPUに上記メモリ内のユーザ論理情報を上記プログラマブル集積回路に転送する手段を設け、プログラマブル集積回路のユーザ論理を格納するための専用メモリを省略することで、データ処理装置の小型化、低消費電力化を達成する。
請求項(抜粋):
プログラムを実行する中央処理装置と、上記中央処理装置で実行されるプログラムを格納するメモリと、ユーザ論理をプログラマブルに実現するプログラマブル集積回路とを含むデータ処理装置において、上記メモリは上記中央処理装置で実行されるプログラムとともに、上記ユーザ論理情報を格納し、上記中央処理装置は、上記メモリ内のユーザ論理情報を上記プログラマブル集積回路に転送する手段を含むことを特徴とするデータ処理装置。
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る