特許
J-GLOBAL ID：200903099686662103
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-221082
公開番号（公開出願番号）：特開平6-069152
出願日： 1992年08月20日
公開日（公表日）： 1994年03月11日
要約：
【要約】【目的】 コンタクトホールに側壁膜を設けることにより、コンタクトホールの側面形状を損なうことを防止する。【構成】 Nチャンネル型MOSトランジスタのゲート電極7と配線層12を絶縁する第一の層間絶縁膜8および第二の層間絶縁膜9をエッチング除去して形成されたコンタクトホール10の側面には側壁膜14が形成されている。この側壁膜14は、コンタクトホール10に対して実施される所定のエッチング処理において、コンタクトホール側面形状の劣化を防止して配線層12の段切れを防ぐ機能を果している。
請求項（抜粋）：
半導体基板と、前記半導体基板上に形成された導電層と、前記半導体基板上面および前記導電層上面を被覆する第一の層間絶縁膜と、前記第一の層間絶縁膜上面を被覆する第二の層間絶縁膜と、前記第一の層間絶縁膜および前記第二の層間絶縁膜を所定領域をエッチング除去して形成してコンタクトホールと、前記コンタクトホールの側面を被覆する側壁膜と、前記第一の層間絶縁膜と前記コンタクトホールとの上部に形成された配線層とを有することを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
