特許

J-GLOBAL ID：200903099690949549

半導体記憶装置及びその製造方法

発明者： 村久木 康夫
出願人/特許権者： 松下電器産業株式会社
代理人 (8件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  手島 勝 ,  藤田 篤史
公報種別：公開公報
出願番号（国際出願番号）：特願2002-319912
公開番号（公開出願番号）：特開2004-158051
出願日： 2002年11月01日
公開日（公表日）： 2004年06月03日
要約：

【課題】冗長構成を採る半導体記憶装置においてもチップサイズを低減できるようにする。【解決手段】冗長メモリセルアレイ102は、冗長救済用の不揮発性メモリセルを配置する冗長置き換え領域(MM)と、不良の不揮発性メモリセルのアドレス情報及び動作モード設定情報を格納する冗長アドレス・動作設定データ領域(MD)と、該冗長アドレス・動作設定データ領域(MD)を構成するメモリセルが正常であるか否かを示すフラグ情報を格納するフラグ情報格納領域とに区画されている。【選択図】 図1

請求項（抜粋）：

複数の不揮発性メモリセルがアレイ状に配置されたメモリセルアレイと、 前記不揮発性メモリセルと代替可能な冗長メモリセルを有する冗長メモリセルアレイとを備え、 前記冗長メモリセルアレイは、 前記複数の不揮発性メモリセルのうちの不良箇所を示す不良アドレス情報を格納する不良アドレス情報格納領域と、 前記不良アドレス情報格納領域が正常であるか否かを示すフラグ情報を格納するフラグ情報格納領域とを有していることを特徴とする半導体記憶装置。

IPC (5件)：

G11C29/00 ,  G11C11/22 ,  G11C16/06 ,  H01L27/10 ,  H01L27/105

FI (5件)：

G11C29/00 603J ,  G11C11/22 501P ,  H01L27/10 481 ,  H01L27/10 444B ,  G11C17/00 639B

Fターム (22件)：

5B025AD13 ,  5B025AE08 ,  5F083EP00 ,  5F083FR03 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA09 ,  5F083LA10 ,  5F083LA14 ,  5F083LA16 ,  5F083ZA10 ,  5F083ZA20 ,  5L106AA10 ,  5L106CC05 ,  5L106CC17 ,  5L106CC32 ,  5L106EE07 ,  5L106FF04 ,  5L106FF05 ,  5L106GG05