特許

J-GLOBAL ID：200903099718197297

シリアルインタフェース回路

発明者： 中村 龍太
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-164813
公開番号（公開出願番号）：特開平11-017775
出願日： 1997年06月20日
公開日（公表日）： 1999年01月22日
要約：

【要約】【課題】リトライ動作を自動化でき、制御系回路の付加を軽減でき、大容量のデータを所定の規格に合わせてたパケットにして送受信できるシリアルインタフェース回路を提供する。【解決手段】再送要求を受信してからリトライ動作を行うまでの時間を任意に設定可能なインターバルレジスタ1263と、ack busyを受信すると起動して時間を計時するサイクルカウンタ1262と、サイクルカウンタ1262の時間がインターバルレジスタ1263の設定時間に達すると再送信号SRを生成する比較回路1265と、制限するリトライ回数を設定可能なリトライ制限レジスタ1264と、比較回路1265の再送信号の出力回数をカウントするビジーカウンタ1267と、ビジーカウンタ1267の値がリトライ制限レジスタ1264の設定値に達するとタイムアウト信号TOを出力する比較回路1266とを設ける。

請求項（抜粋）：

自ノードとシリアルインタフェースバスを介して接続された他ノード間でパケットの送受信を行うシリアルインタフェース回路であって、自ノードから他ノードへの要求パケットを生成し、上記シリアルインタフェースバスに送出する第1のデータ処理回路と、上記要求パケットに対する応答パケットを受信し、受信した応答パケットが要求パケットの再送を要求している場合に、上記生成した要求パケットを再度上記シリアルインタフェースバスに送出するリトライ動作を行う第2のデータ処理回路とを有するシリアルインタフェース回路。

IPC (6件)：

H04L 29/10 ,  G06F 3/06 301 ,  G06F 13/00 353 ,  G06F 13/38 350 ,  H04L 1/16 ,  H04L 12/56

FI (6件)：

H04L 13/00 309 Z ,  G06F 3/06 301 M ,  G06F 13/00 353 T ,  G06F 13/38 350 ,  H04L 1/16 ,  H04L 11/20 102 Z