特許
J-GLOBAL ID：200903099733186692
携帯データキャリヤー用データ保護マイクロプロセッサー回路
発明者：
出願人/特許権者：
代理人 (1件)：
柳田 征史 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-114763
公開番号（公開出願番号）：特開平5-173890
出願日： 1992年05月07日
公開日（公表日）： 1993年07月13日
要約：
【要約】【目的】 携帯データキャリヤー用データ保護マイクロプロセッサーにおいて、ユーザープログラムの実行による不法記憶領域へのアクセスを禁止する。【構成】 比較器21はアドレスレジスター14と補助レジスター22の内容を比較し、アドレスレジスター内のアドレス値が補助レジスター内のアドレスwよりも小さな場合、二次プログラムが不法記憶領域にアクセスしていると判断し、信号を出力する。また、比較器23はプログラムカウンターPCと補助レジスター24の内容を比較し、前記PCの内容がレジスター24内の値wと等しいか、またはそれ以上の場合、二次プログラムが実行中であるとして信号を出力する。比較器21と23の双方から信号出力があると、ANDゲート25はライン26を介して制御ユニット11にリセット信号を出力し、二次プログラムの実行を阻止する。
請求項（抜粋）：
マイクロプロセッサーが少なくとも一個と、システム作動用メモリーと、二次プログラム毎に個別に自由なプログラムが可能な少なくとも一つのメモリーとから構成されており、メモリーの中に記憶されたデータあるいはプログラムへのアクセスを禁止するデータ保護マイクロプロセッサー回路において、特定の有効アドレスを監視する第一の手段と、マイクロプロセッサープログラムカウンタの特定の内容を監視する第二の手段と、前記監視手段からの信号をリンクしてブロック信号を発生する第三の手段とを備えていることを特徴とするデータ保護マイクロプロセッサー回路。
IPC (2件)：
G06F 12/14 310
, G06K 19/073
出願人引用 (2件)
-
特開昭55-042312
-
特開昭59-063097
審査官引用 (6件)
全件表示
前のページに戻る
