特許
J-GLOBAL ID：200903099756451377
不揮発性半導体記憶装置及びデータ書き換え方法
発明者：
出願人/特許権者：
代理人 (1件)：
政木 良文
公報種別：公開公報
出願番号（国際出願番号）：特願2006-046235
公開番号（公開出願番号）：特開2007-226884
出願日： 2006年02月23日
公開日（公表日）： 2007年09月06日
要約：
【課題】 電気的ストレスの印加により電気抵抗が変化する可変抵抗素子のクロスポイント型メモリセルアレイのデータを連続的に書き換える場合の書き込み及び消去速度の劣化を改善し、書き込み及び消去後の可変抵抗素子の抵抗値の制御を容易化し、高い信頼性を実現可能なデータ書き換え方法を提供する。【解決手段】 同一行または同一列の複数のメモリセルに対してデータを順番に書き換える場合において、書き換え対象の選択メモリセルに接続する同一配線の選択ワード線または選択ビット線に対してデータ書き換え用の電圧を印加する書き換え用電圧印加回路と当該同一配線との電気的な接続点から各選択メモリセルまでの長さと、データ書き換えによって変化する各選択メモリセルの電気抵抗の増減方向に応じて、書き換え対象の複数のメモリセルの書き換え順序を決定し、決定した書き換え順序に基づいてデータ書き換えを行う。【選択図】 図13
請求項（抜粋）：
電気的ストレスの印加による電気抵抗の変化によってデータを記憶可能な可変抵抗素子を有する2端子構造のメモリセルを行方向及び列方向に夫々複数配列し、行方向に延伸する複数のワード線と列方向に延伸する複数のビット線を備え、同一行の前記メモリセルの各一端側を共通の前記ワード線に接続し、同一列の前記メモリセルの各他端側を共通の前記ビット線に接続してなるメモリセルアレイに記憶されているデータの書き換え方法であって、
前記メモリセルアレイ中の同一行または同一列の複数の前記メモリセルに対してデータを順番に書き換える場合において、
書き換え対象の前記メモリセルに接続する同一配線の選択ワード線または選択ビット線に対してデータ書き換え用の電圧を印加する書き換え用電圧印加回路と前記同一配線との電気的な接続点から書き換え対象の前記各メモリセルまでの前記同一配線上の長さで規定されるメモリセル配線長と、前記データ書き換えによって変化する前記各メモリセルの電気抵抗の増減方向に応じて、書き換え対象の前記複数のメモリセルの書き換え順序を決定し、
決定した書き換え順序に基づいて前記データ書き換えを行うことを特徴とするデータ書き換え方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
