マイクロプロセッサのオンチップキャッシュのモニタ構造及びモニタ方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：大島陽一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-174973
公開番号（公開出願番号）：特開平5-313942
出願日： 1992年06月08日
公開日（公表日）： 1993年11月26日
要約：

【要約】 (修正有)【目的】CPUコアへの押込め命令を発生させるための構造及び方法をオンチップキャッシュメモリを備えたマイクロプロセッサによって提供する。【構成】CPUコア103は、マスタパイプライン制御ユニット103cに制御された2つのコプロセッサ、整数CPU及びシステム制御コプロセッサ103bを有する。整数CPUは、命令セットアーキラクチアとして知られている命令セットを実行する。システム制御コプロセッサは、トランスレーションルックアサイドバッファ103b-3を有し、仮想アドレスと物理アドレスとの間のマッピングを提供する。マイクロプロセッサのキャッシュシステムは、2個の、命令キャッシュメモリ102aと、データキャッシュメモリ102bを有する。TLBユニット103b-3は、バス109上に仮想アドレスを受信し、バス107上のキャッシュ102aとキャッシュ102bのいずれかに応答する物理アドレスを提供する。

請求項（抜粋）：

主メモリをアクセスするための複数のピンを有するマイクロプロセッサ内のオンチップキャッシュをモニタするための構造であって、命令が前記ピンを通して前記マイクロプロセッサに送られることを表示する信号を受信するため手段と、前記オンチップキャッシュが次にアクセスされた時、前記オンチップキャッシュでキャッシュミス信号を発生させるための前記表示信号に応答する手段と、前記主メモリで読出しアクセス動作を初期化するために前記キャッシュミス信号を受信する手段と、前記ピンから前記命令を受信するための手段とを有することを特徴とするオンチップキャッシュモニタ構造。

IPC (4件)：

G06F 11/28 , G06F 12/08 , G06F 12/08 310 , G06F 15/78 510

前のページに戻る