特許

J-GLOBAL ID：200903099773121011

記憶制御方式

発明者： 常田 進 ,  田栗 順一 ,  小菅 浩
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-305605
公開番号（公開出願番号）：特開平5-120113
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】 記憶装置のリードリクエストのスループットの向上を図り、記憶部へのアクセスにおけるリード、ライトのアドレス比較による待ち時間を短縮する。【構成】 1.スタック回路1は、リードリクエスト選択時ライトリクエストの有無情報をもアクセス制御回路8に伝える。アクセス制御回路8は、ライトリクエストが無しのリードリクエストの選択を受けると、比較回路5からの比較結果を待たずに、記憶部9に対してリード動作を起動する。2.アクセス制御回路8は、リードリクエスト選択を受けると記憶部9に対して選択回路6からのリードアドレスを使用してアドレス制御を開始し、その後、比較回路5からの比較結果を受けてそれが不一致の場合、リード動作を続行し、一致の場合、ライト動作に切り替える。

請求項（抜粋）：

先着の未処理のライトリクエストを追い越して、後着のリードリクエストを選択する第1の手段と、前記両リクエストのアドレスを比較する第2の手段と、前記第2の手段によるアドレスの比較の結果が不一致のときリード動作を、一致のときライト動作を記憶部に対して実行する第3の手段とを備える記憶制御方式において、前記第3の手段は、前記第1の手段がリードリクエストを選択していて、先着の未処理のライトリクエストが無い場合に、直ちに記憶部に対してリード動作の実行を開始することを特徴とする記憶制御方式。