特許

J-GLOBAL ID：200903099786707660

プログラム可能な論理装置および再プログラム可能な論理において論理機能を実現する方法

発明者： ケリー・ビーンストラ
出願人/特許権者： アルテラ・コーポレイション
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-293061
公開番号（公開出願番号）：特開平6-295233
出願日： 1993年11月24日
公開日（公表日）： 1994年10月21日
要約：

【要約】【目的】 プログラム可能な論理装置を提供する。【構成】 この装置は少なくとも1つの積の和信号(113)および制御項(115)を発生するための再プログラム可能な論理を含む。この装置はさらに積の和処理回路(201)を含む。積の和処理回路は、隣接再プログラム可能な論理からの桁上げ入力信号(203)が不能化されると制御項および積の和項の論理XORを生成し、桁上げ入力ビットが能動化されると、桁上げ入力ビット、積の和の項および制御項の和を生成するよう適応される。信号記憶手段(118)は積の和処理回路の出力に結合される。

請求項（抜粋）：

少なくとも1つの積の和の項および制御項を発生するための再プログラム可能な論理と、積の和処理回路とを含み、前記積の和処理回路は、隣接の再プログラム可能な論理からの桁上げ入力ビットが不能化されると前記制御項および前記積の和の項の論理XORを発生し、前記桁上げ入力ビットが能動化されると前記桁上げ入力ビット、前記積の和の項、および前記制御項の和を発生し、さらに前記積の和処理回路の出力に結合される信号記憶手段を含む、プログラム可能な論理装置。

IPC (3件)：

G06F 7/50 ,  H01L 21/82 ,  H03K 19/173 101